社名
社名非公開
職種
回路設計、制御設計
業務内容
【業務内容】
*低消費電力で尖った新たな通信技術・無線のセンシング応用技術の開発に参画できますので、常に新しいチャレンジが出来ます。デジタル混載でのCMOSアナログ回路技術を極めたい方、募集中です。
■組織としての担当業務
IoTを支えるLPWAなど低消費電力通信、GPSなど無線のセンシング応用技術からデジタルテレビ放送受信まで、RF/無線通信の研究開発・LSI開発を行っています。
半導体のRF/無線通信技術を支える開発組織です。
少々古いですが、対外公開できる情報として、以下のような学会発表も行っています。
...
このような低消費電力を極めるアナログ回路設計に参画いただくことになります。
■職場雰囲気
年齢層は幅広く、職場は静かですが、内に秘めたる熱意が強い人が多いです。部署は、ほぼ半々のデジタル設計者とRF/アナログ設計者が共に開発に従事する相互触発できる環境です。
業務量は少なくありませんが、プロジェクトの谷間など計画的に連続休暇を取得する社員が多い、フレキシブルワーク活用で育児と両立している社員もいる、など、各人のワークライフバランスを尊重しています。
■担当予定の業務内容
低消費電力無線通信、無線のセンシング応用技術、デジタル放送受信のいずれかの技術・LSI開発において、CMOSアナログ回路(高周波RFフロントエンド、Power-Amp、低周波アナログ回路、ADC、電源回路、Analog-PLL、AD-PLL、など)の回路設計・検証・評価を担当しいただきます。
その後、開発フェーズに応じて、別のCMOSアナログ回路の設計、ワイヤレスシステム設計、顧客導入サポートなど広く業務ローテーションを行い、視野を広げていただきます。
■想定ポジション
一つの技術領域・開発PJで数名~10名のチームとなっており、その中の担当者からのスタートを想定しています。
■描けるキャリアパス
数年後には、技術の深みか視野の広さを軸にリーダーを担っていただきたいです。
さらに先には、製品部と切磋琢磨するプロジェクトリーダーのキャリアにチャレンジすることもできます。技術開発だけで終わることはありませんので、技術を製品化し、顧客導入までの責任を持つ立場です。
他にも、自社内の技術をリードする立場など、広い可能性があります。
求められる経験
<必須>
以下のいずれかの経験を有すること
・CMOS RF回路若しくはPLL回路、電源回路の設計経験。
・Cadence社のVirtuoso環境を使用したことが有ること。
<尚可>
また、先端プロセス使用経験/知識があれば尚良いです。
・高周波およびアナログチップの評価経験
・ワイヤレス送受信機のシステム設計経験
保険
【保険】
■健康保険
■厚生年金
■雇用保険
■労災保険
待遇・福利厚生
【諸手当】
■残業手当
【待遇・福利厚生】
■財形貯蓄制度
■持株制度
■育児/介護休業制度
■技術研修・実務研修制度
【待遇・福利厚生メモ】
・食事手当
・階層別研修、技術研修、ビジネス研修、語学研修、グローバル研修など
・チューター制度:入社後1年間、先輩社員によるマンツーマンのサポート
・社内募集:グループ他社ポジションへ応募可
・公募留学制度:海外の研究室を中心に1年間の留学派遣へ応募可
語学力
<求める語学力>
英文ドキュメント(規格、論文)の読解に不自由の無いレベル。
また、海外デザインセンター担当者との打合せを行う際にある程度の英会話力が有った方が良いです。
休日休暇
土曜/日曜/祝日
【有給休暇 初年度】
17
【有給休暇 発生月】
入社ヶ月後
【年間休日】
125
【休暇】
■年末年始
【休暇メモ】
フレックスホリデー制度あり(最長16日間の連続休暇を個人別に設定できる制度)、個人別休日
【有給休暇メモ】
年次有給休暇 (初年度6~17日、勤続年数に応じて最大24日)
給与
年収400 ~ 800万円
賞与
年2回
【賞与 メモ】
経験・能力考慮の上、当社規定により優遇
【賞与月・賞与メモ】
年2回(6月、12月)
show lessshow more
社名
社名非公開
職種
回路設計、制御設計
業務内容
【業務内容】
*低消費電力で尖った新たな通信技術・無線のセンシング応用技術の開発に参画できますので、常に新しいチャレンジが出来ます。デジタル混載でのCMOSアナログ回路技術を極めたい方、募集中です。
■組織としての担当業務
IoTを支えるLPWAなど低消費電力通信、GPSなど無線のセンシング応用技術からデジタルテレビ放送受信まで、RF/無線通信の研究開発・LSI開発を行っています。
半導体のRF/無線通信技術を支える開発組織です。
少々古いですが、対外公開できる情報として、以下のような学会発表も行っています。
このような低消費電力を極めるアナログ回路設計に参画いただくことになります。
■職場雰囲気
年齢層は幅広く、職場は静かですが、内に秘めたる熱意が強い人が多いです。部署は、ほぼ半々のデジタル設計者とRF/アナログ設計者が共に開発に従事する相互触発できる環境です。
業務量は少なくありませんが、プロジェクトの谷間など計画的に連続休暇を取得する社員が多い、フレキシブルワーク活用で育児と両立している社員もいる、など、各人のワークライフバランスを尊重しています。
■担当予定の業務内容
低消費電力無線通信、無線のセンシング応用技術、デジタル放送受信のいずれかの技術・LSI開発において、CMOSアナログ回路(高周波RFフロントエンド、Power-Amp、低周波アナログ回路、ADC、電源回路、Analog-PLL、AD-PLL、など)の回路設計・検証・評価を担当しいただきます。
その後、開発フェーズに応じて、別のCMOSアナログ回路の設計、ワイヤレスシステム設計、顧客導入サポートなど広く業務ローテーションを行い、視野を広げていただきます。
■想定ポジション
一つの技術領域・開発PJで数名~10名のチームとなっており、その中の担当者からのスタートを想定しています。
■描けるキャリアパス
数年後には、技術の深みか視野の広さを軸にリーダーを担っていただきたいです。
さらに先には、製品部と切磋琢磨するプロジェクトリーダーのキャリアにチャレンジすることもできます。技術開発だけで終わることはありませんので、技術を製品化し、顧客導入までの責任を持つ立場です。
他にも、自社内の技術をリードする立場など、広い可能性があります。
求められる経験
<必須>
以下のいずれかの経験を有すること
・CMOS RF回路若しくはPLL回路、電源回路の設計経験。
・Cadence社のVirtuoso環境を使用したことが有ること。
...
<尚可>
また、先端プロセス使用経験/知識があれば尚良いです。
・高周波およびアナログチップの評価経験
・ワイヤレス送受信機のシステム設計経験
保険
【保険】
■健康保険
■厚生年金
■雇用保険
■労災保険
待遇・福利厚生
【諸手当】
■残業手当
【待遇・福利厚生】
■財形貯蓄制度
■持株制度
■育児/介護休業制度
■技術研修・実務研修制度
【待遇・福利厚生メモ】
・食事手当
・階層別研修、技術研修、ビジネス研修、語学研修、グローバル研修など
・チューター制度:入社後1年間、先輩社員によるマンツーマンのサポート
・社内募集:グループ他社ポジションへ応募可
・公募留学制度:海外の研究室を中心に1年間の留学派遣へ応募可
語学力
<求める語学力>
英文ドキュメント(規格、論文)の読解に不自由の無いレベル。
また、海外デザインセンター担当者との打合せを行う際にある程度の英会話力が有った方が良いです。
休日休暇
土曜/日曜/祝日
【有給休暇 初年度】
17
【有給休暇 発生月】
入社ヶ月後
【年間休日】
125
【休暇】
■年末年始
【休暇メモ】
フレックスホリデー制度あり(最長16日間の連続休暇を個人別に設定できる制度)、個人別休日
【有給休暇メモ】
年次有給休暇 (初年度6~17日、勤続年数に応じて最大24日)
給与
年収400 ~ 800万円
賞与
年2回
【賞与 メモ】
経験・能力考慮の上、当社規定により優遇
【賞与月・賞与メモ】
年2回(6月、12月)
show lessshow more