Educación y cualificaciones:Título en ingeniería industrial, ingeniería aeroespacial, ingeniería de telecomunicaciones, ingeniería de software, física, matemáticas u otra disciplina técnica similar.Habilidades y experiencia ideal:Se requiere un buen conocimiento en las siguientes áreas:VHDL, Verilog y System VerilogDesarrollo de la plataforma de software VitisVivado Design Suite - XilinixSe valorarán los conocimientos en las siguientes áreas:Simulación con ModelSim/Questa CoreSíntesis con Synplify/VivadoControl de versiones (p. ej., Git)Idiomas: Inglés y español fluidos